Descripción
Dispositivos lógicos programables basados en EEPROM de alto rendimiento
(PLD) basado en la arquitectura MAX® de segunda generación
■ Programabilidad en el sistema (ISP) de 5,0 V a través del
Norma IEEE 1149.1 Interfaz de grupo de acción de prueba conjunta (JTAG) disponible en
Dispositivos MAX 7000S
– Circuito ISP compatible con IEEE Std. 1532
■ Incluye dispositivos MAX 7000 de 5,0 V y MAX 7000S basados en ISP de 5,0 V
dispositivos
■ Circuito de prueba de exploración de límites (BST) JTAG incorporado en MAX 7000S
dispositivos con 128 o más macroceldas
■ Familia EPLD completa con densidades lógicas que van de 600 a
5000 puertas utilizables (ver Tablas 1 y 2)
■ Retardos lógicos pin a pin de 5 ns con contador de hasta 175,4 MHz
frecuencias (incluyendo interconexión)
■ Dispositivos compatibles con PCI disponibles
Productos sugeridos
CHIP DE FUENTE DE ALIMENTACIÓN VRB2405XD-10WR2
Producto agregado con éxito a la lista de cotizaciones